PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07239844 A

(43) Date of publication of application: 12 . 09 . 95

(51) Int. CI G06F 17/16

(21) Application number: 06028740 (71) Applicant: KOFU NIPPON DENKI KK
(22) Date of filing: 28 . 02 . 94 (72) Inventor: SHIJIYOU KAZUE


(54) VECTOR PROCESSOR

(57) Abstract:

PURPOSE: To much more accelerate the vector processing by executing a conditional vector arithmetic instruction with a vector length degenerated just to a valid position.

CONSTITUTION: A vector control register 1 holds a mask bit showing validity and invalidity to be used for the conditional vector arithmetic instruction. instruction issue control part 2 controls the issue of vector arithmetic instruction. When the conditional vector arithmetic instruction is issued from the instruction issue control part 2, valid address designating means 3 and 4 successively investigate valid bit positions where the mask bit is '1' in the vector control register 1 and designate the valid address to respective vector data registers 7, 8 and 9 corresponding to those valid bit positions. The vector data registers 7 and 8 are read by using only the designated valid address, and a computing element 10 alternately calculates those contents and stores the arithmetic result in the vector data register 9 by using only the designated valid address.

COPYRIGHT: (C)1995,JPO



THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (JP)

(12)公開特許公報 (A) (II)特許出願公開番号

特開平7-239844

(43)公開日 平成7年(1995)9月12日

(51) Int. Cl. 6

識別記号 庁内整理番号 FΙ

技術表示箇所

(全7頁)

G06F 17/16

G06F 15/347

(21)出願番号

特願平6-28740

(22)出願日

平成6年(1994)2月28日

(71)出願人 000168285

甲府日本電気株式会社

審査請求 未請求 請求項の数3 〇L

山梨県甲府市大津町1088-3

(72)発明者 四條 多恵

山梨県甲府市大津町1088-3 甲府日

本電気株式会社内

(74)代理人 弁理士 京本 直樹 (外2名)

(54)【発明の名称】ベクトル処理装置


(57)【要約】

【目的】 有効位置だけに縮退されたベクトル長で条件 付きペクトル演算命令を実行することにより、より一層 のペクトル処理の高速化を実現する。

【構成】 ペクトル制御レジスタ1は、条件付きベクト ル演算命令に用いる有効および無効を示すマスクピット を保持する。命令発行制御部2は、ベクトル演算命令の 発行を制御する。有効アドレス指定手段3,4は、命令 発行制御部2から条件付きペクトル演算命令が発行され たとき、ベクトル制御レジスタ1のマスクビットが

"1"である有効ビット位置を順次に調査して、その有 効ビット位置に対応するベクトルデータレジスタ 7, 8, 9の各々に有効アドレスを指定する。指定された有

効アドレスだけを使用して、ベクトルデータレジスタ 7. 8が読出され、演算器10は、それらの内容を相互 に演算して、指定された有効アドレスだけを使用して演 算結果をベクトルデータレジスタ9に格納する。



1.0

20

30

40

2

【特許請求の範囲】

【請求項1】 (A)条件付きベクトル演算命令に使用する有効および無効を示すマスク情報のN(Nは正の整数)個のマスクビットを保持するベクトル制御レジスタと、(B)ベクトル演算命令の発行を制御する命令発行制御部と、(C)それぞれがN個のアドレスを持つM(Mは正の整数)個のベクトルデータレジスタと、

(D)前記命令発行制御部から条件付きベクトル演算命令が発行されたときに、前記ベクトル制御レジスタのマスクピットが"1"である有効ピット位置を順次に調なし、その有効ピット位置に対応するM個の前記ベクク効アドレスを指定する複数の有効アドレスを指定手段と、(E)前記有効アドレスだけをしてよって順次に指定された有効アドレスだけを使用して幾つかの前記ベクトルデータレジスタに格納すた手段によって順次に指定された有効アドレスだけを使れらの内容を相互に演算して、他の前記有効アドレスだけを使用して演算結果を前記ベクトルデータレジスタに格納する演算手段と、を備えることを特徴とするベクトル理装置。

【請求項2】 (A)条件付きベクトル演算命令に使用する有効および無効を示すマスク情報のN(Nは正の整数)個のマスクピットを保持するベクトル制御レジスタと、(B)演算を行う対象とするベクトル長L(Lは正の整数でL≦N)を保持するベクトル長レジスタと、

(C) ベクトル演算命令の発行を制御する命令発行制御 部と、(D) それぞれがN個のアドレスを持つM(Mは 正の整数)個のベクトルデータレジスタと、(E)前記 命令発行制御部から条件付きベクトル演算命令が発行さ れたときに、前記ベクトル制御レジスタのマスクビット が"1"である有効ビット位置を順次に調査して、L以 下の位置にある有効ビット位置に対応するM個の前記べ クトルデータレジスタの有効アドレスを保持する有効ア ドレス指定手段と、(F)前記ペクトル制御レジスタの L以下のビット位置にある有効を示すマスクビットの数 を計数する有効ビット数カウンタと、(G)前記有効ア ドレス指定手段に保持する有効アドレスだけを順次に使 用して幾つかの前記ベクトルデータレジスタを読出し、 それらの内容を相互に演算し、前記有効アドレス指定手 段に保持する有効アドレスだけを使用して、演算結果を 順次に前記ベクトルデータレジスタに格納する演算手段 と、を備えることを特徴とするベクトル処理装置。

【請求項3】 (A)条件付きベクトル演算命令に使用する有効および無効を示すマスク情報のN(Nは正の整数)個のマスクピットを保持するベクトル制御レジスタと、(B)演算を行う対象とするベクトル長L(Lは正の整数でL≦N)を保持するベクトル長レジスタと、

(C) ベクトル演算命令の発行を制御する命令発行制御部と、(D) それぞれがN個のアドレスを持つM(Mは正の整数) 個のベクトルデータレジスタと、(E) 前記 50

命令発行制御部から条件付きベクトル演算命令が発行さ れたときに、前記ペクトル制御レジスタのマスクピット が"1"である有効ビット位置を順次に調査し、L以下 の位置にある有効ビット位置に対して、マスクビットが "1"である最初の有効ビット位置を保持して、以降に は保持した有効ビット位置から次の有効ビット位置まで の距離を求めた有効ビット間隔を保持する有効アドレス 指定手段と、(F)前記ベクトル制御レジスタのL以下 のビット位置にある有効を示すマスクビットの数を計数 する有効ビット数カウンタと、(G)前記有効アドレス 指定手段に保持する最初の有効ビット位置および以降の 有効ビット間隔を順次に受けて、これらを加算して前記 ベクトルデータレジスタにリードアドレスを順次に送出 するリードアドレスカウンタと、(H)前記有効アドレ ス指定手段に保持する最初の有効ビット位置および以降 の有効ビット間隔を順次に受けて、これらを加算して前 記ベクトルデータレジスタにライトアドレスを順次に送 出するライトアドレスカウンタと、(I)前記リードア ドレスカウンタから得たリードアドレスを順次に使用し て、幾つかの前記ペクトルデータレジスタを読出し、そ れらの内容を相互に演算し、前記ライトアドレスカウン 夕から得たライトアドレスを順次に使用し、演算結果を 前記ベクトルデータレジスタの有効アドレスだけに格納 する演算手段と、を備えることを特徴とするベクトル処 理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ベクトル処理装置に関し、特に、情報処理システムのベクトル処理装置に関する。

[0002]

【従来の技術】従来のベクトル処理装置は、ベクトル演算命令が連続する場合でかつベクトル制御レジスタ中の処理の有効を示すマスクピットの数がベクトル長に占める割合が低い場合(例えば、スパースベクトルのような場合)に、元のベクトルデータを有効位置のみの構成のベクトルデータに縮退させるベクトルコンプレス命令を実行した後に、短ベクトル長のベクトルデータでベクトル演算命令を実行して、最後に、再びベクトル制御の表をは近って縮退された各データを縮退前の要素番号の位置に展開するベクトルエクスパンド命令を実行することにより、ベクトル処理の高速化を計っている。【0003】

【発明が解決しようとする課題】上述した従来のベクトル処理装置は、元のベクトル長の条件付きベクトル演算命令を実行するよりは、ベクトル処理を高速化することができるけれども、元のベクトルデータをベクトルコンプレス命令で有効データのみに縮退させて、有効データ分のベクトル長でのベクトル演算命令を実行し、最後に、ベクトルエクスパンド命令で再び縮退前の要素番号

10

20

50

の位置に各データを展開しているので、多くの処理時間 を必要とするという欠点を有している。

[0004]

【課題を解決するための手段】第1の発明のベクトル処理装置は、(A)条件付きベクトル演算命令に使用する有効および無効を示すマスク情報のN(Nは正の整数)個のマスクピットを保持するベクトル制御レジスタと、

【0005】また、第2の発明のベクトル処理装置は、

(A) 条件付きベクトル演算命令に使用する有効および 無効を示すマスク情報のN(Nは正の整数)個のマスク ピットを保持するベクトル制御レジスタと、(B)演算 を行う対象とするベクトル長し(Lは正の整数でL≦ N)を保持するペクトル長レジスタと、(C)ペクトル 演算命令の発行を制御する命令発行制御部と、(D)そ れぞれがN個のアドレスを持つM(Mは正の整数)個の ベクトルデータレジスタと、(E)前記命令発行制御部 から条件付きベクトル演算命令が発行されたときに、前 記ペクトル制御レジスタのマスクビットが"1"である。 有効ピット位置を順次に調査して、L以下の位置にある 有効ピット位置に対応するM個の前記ペクトルデータレ ジスタの有効アドレスを保持する有効アドレス指定手段 と、(F)前記ペクトル制御レジスタのL以下のピット 位置にある有効を示すマスクビットの数を計数する有効 ピット数カウンタと、(G)前配有効アドレス指定手段 に保持する有効アドレスだけを順次に使用して幾つかの 前記ペクトルデータレジスタを読出し、それらの内容を 相互に演算し、前記有効アドレス指定手段に保持する有 効アドレスだけを使用して、演算結果を順次に前記ペク トルデータレジスタに格納する演算手段と、を備えて構 成されている。

【0006】さらに、第3の発明のベクトル処理装置は、(A)条件付きベクトル演算命令に使用する有効および無効を示すマスク情報のN(Nは正の整数)個のマスクビットを保持するベクトル制御レジスタと、(B)演算を行う対象とするベクトル長L(Lは正の整数でL

≦N)を保持するベクトル長レジスタと、(C)ベクト ル演算命令の発行を制御する命令発行制御部と、(D) それぞれがN個のアドレスを持つM(Mは正の整数)個 のベクトルデータレジスタと、(E)前記命令発行制御 部から条件付きベクトル演算命令が発行されたときに、 前記ベクトル制御レジスタのマスクピットが"1"であ る有効ビット位置を順次に調査し、L以下の位置にある 有効ビット位置に対して、マスクピットが"1"である 最初の有効ビット位置を保持して、以降には保持した有 効ビット位置から次の有効ビット位置までの距離を求め た有効ピット間隔を保持する有効アドレス指定手段と、 (F) 前記ペクトル制御レジスタのL以下のビット位置 にある有効を示すマスクビットの数を計数する有効ビッ ト数カウンタと、(G)前記有効アドレス指定手段に保 持する最初の有効ビット位置および以降の有効ビット間 隔を順次に受けて、これらを加算して前記ベクトルデー タレジスタにリードアドレスを順次に送出するリードア ドレスカウンタと、(H)前記有効アドレス指定手段に 保持する最初の有効ビット位置および以降の有効ビット 間隔を順次に受けて、これらを加算して前記ベクトルデ ータレジスタにライトアドレスを順次に送出するライト アドレスカウンタと、(I)前記リードアドレスカウン タから得たリードアドレスを順次に使用して、幾つかの 前記ベクトルデータレジスタを読出し、それらの内容を 相互に演算し、前記ライトアドレスカウンタから得たラ イトアドレスを順次に使用し、演算結果を前記ベクトル データレジスタの有効アドレスだけに格納する演算手段 と、を備えて構成されている。

[0007]

【実施例】続いて、本発明の実施例について、図面を参照して説明する。図1は本発明のベクトル処理装置の第1の実施例を示すブロック図である。また、図2は図1のベクトル制御レジスタ1の内容および有効アドレス指定手段3,4の内容の一例を示す図である。

【0008】第1の実施例では、図1および図2に示すベクトル制御レジスタ1中のマスクビットが"1"のとき、ベクトルデータレジスタ7、8、9に対するその位置が有効であることを示すとともに、処理可能な最大ベクトル長が"15"になっている。

【0009】以下に、条件付きベクトル演算命令が実行された場合の動作を図1および図2に基いて説明する。 【0010】まず、命令発行制御部2により、条件付きベクトル演算命令が発行されると、有効アドレス指定手段3は、ベクトル制御レジスタ1中のマスクピットが"1"である有効ピット位置のアドレスを"00"から順次に調査し、1サイクルごとにリードアドレスレジスタ5に送出している。

【0011】すなわち、図2の如く、最初のサイクルではアドレス"00"を送出し、次のサイクルでアドレス"01", "02"のマスクピットが"0"のためアド

1.0

50

5

レス "03" を送出する。このようにしてアドレス "00", "03", "04", "05", "07", "09", "10" が1 サイクルごとに順次に送出されている。

【0012】そこで、ベクトルデータレジスタ7、8は、リードアドレスレジスタ5に得たこれらのアドレスに従ってベクトルデータを順次に読出すので、演算器10は、ベクトルデータレジスタ7、8から読出したデータを順次に入力して演算して、ベクトルデータレジスタ9に対して演算結果のデータを順次に出力している。

【0013】一方、有効アドレス指定手段4は、演算器10の演算処理時間およびベクトルデータレジスタ7、8と演算器10との間のデータ転送時間並びに演算器10とベクトルデータレジスタ9との間のデータ転送時間などの合計に合わせて、有効アドレス指定手段3からリードアドレスレジスタ5へのアドレスやデータの送出から一定時間後に、有効アドレス指定手段3と同様の動作により、生成した有効アドレスをライトアドレスレジスタ6に対して順次に送出して、ライトアドレスレジスタ6の指示に従って、ベクトルデータレジスタ9内に演算20結果のデータを順次に書込んでいる。

【0014】また、有効アドレス指定手段3は、アドレスの送出を停止したときには、命令発行制御部2に停止の報告信号を送出するので、命令発行制御部2は、後続命令の発行制御に移行している。

【0015】次に、図3は本発明のベクトル処理装置の第2の実施例を示したプロック図である。また、図4は図3のベクトル制御レジスタ11の内容および有効アドレス指定手段13の内容の一例を示す図である。

【0016】第2の実施例では、図3および図4に示すように、ベクトル制御レジスタ11中のマスクビットが"1"のときに、ベクトルデータレジスタ17,18,19に対するその位置が有効であることを示すとともに、処理可能な最大ベクトル長は、"15"になっている。

【0017】以下には、ベクトル長レジスタ21に有するベクトル長が"14"で条件付きベクトル演算命令が実行された場合の動作について図3および図4に基いて説明する。

【0018】最初に、有効ビット数カウンタ12は、ベ 40 クトル制御レジスタ11中のマスクビットのカウントを行うとともに、有効アドレス指定手段13は、ベクトル制御レジスタ11のマスクビットが"1"になっている有効ビット位置のアドレスを"00"から順次に調査して、その有効アドレスを保持している。

【0019】すなわち、有効アドレス指定手段13は、 図4のように、最初に有効アドレス"00"を保持し、 次にアドレス"01", "02"のマスクピットが "0"のため有効アドレス"03"を保持する。このよ うにして有効アドレス"00", "03", "04", "05", "07", "09" および "10" を保持し、ベクトル長レジスタ 21 のベクトル長が "14" のために、アドレス "13" のマスクビットが "0" であることを確認してこの動作を停止している。

【0020】また、有効ビット数カウンタ12は、アドレス"14"に有効ビットの"1"があっても、カウントせずに有効ビット数を"7"と判定して、命令発行制御部14に報告するので、以降で、命令発行制御部14は、実行ベクトル長を"7"として動作する。

【0021】そこで、命令発行制御部14により、条件付きベクトル演算命令が発行されると、有効アドレス指定手段13に有する有効アドレスがリードアドレスレジスタ15に送出されるので、ベクトルデータレジスタ17、18は、リードアドレスレジスタ15からの上記の有効アドレスに従って、ベクトルデータを順次に読出し、演算器20は、ベクトルデータレジスタ17、18の各々から受けたデータを順次に入力して演算して、演算結果のデータをベクトルデータレジスタ19に出力している。

【0022】また、有効アドレス指定手段13は、演算器20における演算処理時間およびベクトルデータレジスタ17,18と演算器20との間のデータ転送時間並びに演算器20とベクトルデータレジスタ19との間のデータ転送時間などの合計の時間に合わせて、リードアドレスレジスタ15へのアドレスやデータの送出から一定時間後に、同様の動作により上記の有効アドレスをライトアドレスレジスタ16に対して順次に送出している。

【0023】そこで、ベクトルデータレジスタ19は、ライトアドレスレジスタ16の指示に従って演算結果のデータを有効アドレスだけに順次に格納している。そして、命令発行制御部14は、実行ベクトル長の動作の終了を確認して後統命令の発行制御に移行している。

【0024】なお、第3の実施例のベクトル処理装置は、これ以降にベクトル制御レジスタ11の内容またはベクトル長レジスタ21に有するベクトル長の"14"が変更されない限り、条件付きベクトル演算命令が発行される毎に、有効アドレス指定手段13が保持する上記の有効アドレスをベクトルデータレジスタ17,18,19のそれぞれに対するリードアドレスまたはライトアドレスとして以降の動作を行っている。

【0025】次に、図5は本発明のベクトル処理装置の第3の実施例を示したブロック図である。また、図6は図5のベクトル制御レジスタ31の内容および有効アドレス指定手段33の内容の一例を示す図である。

【0026】第3の実施例では、図5および図6に示すように、ベクトル制御レジスタ31中のマスクビットが"1"のときに、ベクトルデータレジスタ39、40、41に対するその位置が有効であることを示すとともに、処理可能な最大ベクトル長は、"15"になってい

る。

【0027】以下には、ベクトル長レジスタ43に有するベクトル長が"14"で条件付きベクトル演算命令が実行された場合の動作について図5および図6に基いて説明する。

【0028】最初に、有効ビット数カウンタ32は、ベクトル制御レジスタ31中のマスクビットのカウントを行うとともに、有効アドレス指定手段33は、ベクトル制御レジスタ31のアドレスを"00"から順次に調査して、まず、マスクビットが"1"である最初の有効ビット位置を保持して、以降には、そのときに保持した有効ビット位置から次の有効ビット位置までの距離を調査して有効ビット間隔を保持している。

【0029】すなわち、図6の如く、有効アドレス指定手段33は、まず、マスクビットが"1"である最初の有効ビット位置の"00"を保持し、順次に有効ビット位置から次の有効ビット位置までの距離である有効ビット間隔"03","01","01","02","02","02","01"を保持している。

【0030】なお、この場合には、ベクトル長レジスタ 20 43のベクトル長が"14"のためアドレス"13"ま でのマスクビットが調査され、アドレス"14"は、

"1"があっても有効ビット位置にならないこととなる。また、有効ビット数カウンタ32は、有効ビット数を"7"として命令発行制御部34に報告するので、以降で、命令発行制御部34は、実行ベクトル長を"7"として動作している。

【0031】そして、命令発行制御部34により、条件付きベクトル演算命令が発行されると、リードアドレスカウンタ35は、有効アドレス指定手段33に保持しているマスクピットの有効ピット間隔を順次に与えられて、これらを加算して、リードアドレスレジスタ37にリードアドレスを順次に送出している。

【0032】そこで、ベクトルデータレジスタ39,40は、リードアドレスレジスタ37から上記のリードアドレスを順次に与えられて、ベクトルデータを順次に読出すので、演算器42は、ベクトルデータレジスタ39,40から読出したデータを順次に入力して演算し、演算結果のデータをベクトルデータレジスタ41に出力している。

【0033】一方、ライトアドレスカウンタ36は、演算器42による演算処理時間およびベクトルデータレジスタ39、40と演算器42との間のデータ転送時間並びに演算器42とベクトルデータレジスタ41との間のデータ転送時間などの合計の時間に合わせて、有効アドレス指定手段33からリードアドレスカウンタ35への有効ビット間隔の送出から一定時間後に、有効アドレス指定手段33から同様にマスクビットの有効ビット間隔を順次に与えられて、これらを加算することにより、ライトアドレスレジスタ38にライトアドレスを順次に送50

出している。

【0034】そこで、ベクトルデータレジスタ41は、ライトアドレスレジスタ38からの上記のライトアドレスを順次に与えられ、演算器42からの演算結果のベクトルデータを有効アドレスだけに順次に格納している。そして、命令発行制御部34は、実行ベクトル長の動作の終了を確認して続く後続命令の発行制御に移行している。

【0035】なお、第3の実施例のベクトル処理装置は、これ以降にベクトル制御レジスタ31の内容またはベクトル長レジスタ43に有するベクトル長の"14"が変更されない限り、条件付きベクトル演算命令が発行される毎に、有効アドレス指定手段33が保持する上記の有効ピット間隔をリードアドレスレジスタ37およびライトアドレスレジスタ38の加算数として使用して、ベクトルデータレジスタ39、40、41に対するリードアドレスまたはライトアドレスを算出して以降の動作行っている。

[0036]

【発明の効果】以上に説明したように、本発明のベクトル処理装置は、条件付きベクトル演算命令を処理する際には、ベクトル制御レジスタの中で有効を示すマスクピットに対応したベクトルデータレジスタの要素番号のみをリードアドレスおよびライトアドレスとして指定手段を使用することによって、従来のベクトル処理装置で行われて来たベクトルコンプレス命令によるデータの縮退やベクトルエクスパンド命令によるデータの縮退やベクトルエクスパンド命令によるデータの展開を実行せず、縮退されたベクトル長による条件付きベクトル演算命令を実行することが可能になって、より一層のベクトル処理の高速化を実現できるという効果を有している。

【図面の簡単な説明】

【図1】本発明のベクトル処理装置の一実施例を示すプロック図である。

【図2】図1のベクトル制御レジスタ1の内容と有効アドレス指定手段3,4の内容との一例を示す図である。 【図3】本発明のベクトル処理装置の第2の実施例を示したブロック図である。

【図4】図3のベクトル制御レジスタ11の内容と有効 40 アドレス指定手段13の内容との一例を示す図である。

【図 5 】本発明のベクトル処理装置の第 3 の実施例を示 したプロック図である。

【図6】図5のベクトル制御レジスタ31の内容と有効 アドレス指定手段33の内容との一例を示す図である。

【符号の説明】

1, 11, 31 ベクトル制御レジスタ

2, 14, 34 命令発行制御部

3, 4, 13, 33 有効アドレス指定手段

5, 15, 37 リードアドレスレジスタ

6,16,38 ライトアドレスレジスタ

(6)

特開平7-239844

9

7, 8, 9, 17, 18, 19, 39, 40, 41 ベクトルデータレジスタ

10,20,42 演算器

12,32 有効ビット数カウンタ

21,43 ベクトル長レジスタ


35 リードアドレスカウンタ

36 ライトアドレスカウンタ


【図1】

【図3】


10



[図2]




【図4】




有効ピット数カウンタ12でのカウント数 → 7

【図5】



[図6]



有効ピット数カウンタ 32 でのカウント数 + 7



THIS PAGE BLANK (USPTO)